英伟达Rosa CPU部分细节曝光

当地时间7月7日，英伟达（NVIDIA）在其官方博客当中披露了下一代数据中心CPU“Rosa”的部分核心技术细节。这款计划于2028年与Feynman GPU配套推出的CPU，将采用代号为“Rigel”的全新自研内核，基于Arm v9.2指令集架构打造，在维持相同芯片面积的前提下实现单核性能的进一步提升。

据介绍，Rosa CPU的命名源自美国诺贝尔物理学奖得主罗莎琳·萨斯曼·耶洛（Rosalyn Sussman Yalow），是英伟达数据中心CPU路线图的第三代产品，将专门针对“智能体AI”（Agentic AI）工作负载进行深度优化。

英伟达指出，在智能体系统的创建与部署全过程中，CPU处于推理、响应时间和学习的关键路径上。CPU是执行AI模型所下达任务的处理器：包括工具调用、代码执行、数据处理、KV缓存和结果分析。对于AI工厂中的智能体而言，速度至关重要。CPU运行工具越快，智能体执行当前任务的速度就越快。

对AI工厂来说，GPU的利用率是数据中心最宝贵的资源。因此，任何等待任务完成的时间都会制约AI工厂的收益——更糟糕的是，会影响等待CPU完成任务的GPU利用率。AI工厂需要具备极致单线程性能的CPU，以最大化AI工厂的收益和智能体性能。

英伟达透露，其下一代面向智能体AI的Rosa CPU将搭载自研的 Rigel 核心，该核心则是基于Arm v9.2指令集，其能够在保持相同芯片尺寸的同时，单核性能优于Vera CPU采用的“Olympus”核心。其主要改进包括更高效的指令传递、更大的 L2 缓存和更高效的内存管理。

虽然，英伟达官方暂未披露Rosa CPU具体的核心数量和IPC性能增幅，但猜测其核心数量将会达到128个或者更高，IPC性能也有望提升超过50%。

作为对比，当前Vera CPU配置了88个Olympus核心，其单核IPC（每周期指令数）相比前代Grace CPU提升了约50%，整体吞吐量达到Grace CPU的两倍。

此外，与走多芯片（Chiplet）路线的主流x86服务器CPU不同，英伟达Vera CPU则是基于单芯片（Monolithic）计算die，以3.4TB/s的核心间互连带宽（是其他任何数据中心CPU的3倍）确保活跃核心持续获得数据供给，并保持数据移动的可预测性。预计Rosa CPU可能将会延续。

有分析指出，通过自研Rigel CPU核心，英伟达正加速摆脱对Arm公版IP的依赖，实现微架构层面的自主可控。其最大竞争优势在于，Rosa CPU可通过NVLink-C2C与同代Feynman GPU实现超低延迟互连，构建深度绑定的异构计算节点，这是任何第三方CPU厂商无法复制的生态壁垒。

按照英伟达的规划，Rosa CPU + Feynman GPU数据中心平台将于2028年推出。而面向消费级PC的Rosa Feynman Spark版本则计划于20230年推出。

编辑：芯智讯-浪客剑