MITRE公司：压电光子芯片与CMOS电芯片的单片高密度集成

◆ 研究背景与技术瓶颈

面向AI、传感与量子计算的下一代光子架构，需在单芯片集成数千至数百万个可重编程光子器件，而与光子规模匹配的高密度电控互连，已成为系统小型化与规模化的核心瓶颈。当前主流硅光单片集成方案仅兼容近红外波段，无法覆盖量子计算、可见光显示、生物成像所需的可见与紫外波段；基于硅通孔的中介层方案虽可实现宽带氮化硅光子与电子的封装集成，但需复杂的3D组装工艺。此外量子计算系统常要求低温工作环境，传统热调谐、载流子注入调谐在千级以上器件规模下，无法满足功耗与热预算要求。

压电光机械光子集成电路（POMPIC）具备高速调制、宽光谱、深低温兼容（已验证低至0.5K）、零保持功耗、低漂移等优势，工艺兼容CMOS量产线，还可实现金刚石色心等材料与氮化硅波导的异质集成。但该平台此前始终未能实现与CMOS电子电路的单片集成，光刻对准、高温沉积、压电层生长电场、XeF₂释放刻蚀等工艺难题，长期制约其规模化电控的落地。

◆ 单片后端集成工艺与系统架构

研究团队采用商用Jasper Display Corp的JD2552 2K电压驱动背板作为电子基底。该背板为面向微显示的全数字CMOS产品，单张200mm晶圆包含129个裸片，每个裸片集成超200万个独立驱动电极，电极间距仅6.4μm。配套驱动板将60Hz HDMI图像信号转换为300MHz DDR的64位高速并行数据，通过片上逻辑完成全背板阵列的状态更新；每个HDMI帧周期内，背板以亚毫秒级刷新率输出0-5V脉冲宽度调制信号驱动各电极，系统通过标准HDMI接口即可实现全芯片光子器件的编程控制。

该方案核心创新是在已完成流片、性能合格的CMOS驱动晶圆上，通过后端工艺直接生长光子层，实现真正的晶圆级单片集成，规避了异质集成的良率损失。核心工艺流程包括：通过等离子体刻蚀在电子晶圆顶层钝化层开孔露出电极，采用大马士革抛光工艺填充钨金属，构建电子电路与光子电路之间的垂直互连过孔；依次沉积底层金属、二氧化硅缓冲层、非晶硅牺牲层、铝氮压电堆叠结构、氮化硅波导层与包层；最终通过XeF₂气相刻蚀释放非晶硅，形成一端固定的悬臂式可动光机械结构。器件所用氮化硅波导宽度300-400nm、厚度300nm，上下层均设置二氧化硅包层。

工艺过程需克服400℃沉积、高功率等离子体生长取向氮化铝、XeF₂刻蚀腐蚀底层器件、光刻对准偏差等多重挑战。团队通过精准的光刻偏移校准、完整的钝化保护方案，最终验证底层CMOS电路未受损伤，多枚裸片均具备完整背板功能与光机械响应，全电极驱动下无过流现象。聚焦离子束截面分析显示，XeF₂释放工艺未渗入电子电路层，过孔与背板对准良好，晶体管与布线层无开裂或损伤痕迹。

◆ 分段式器件与光子数模转换架构

为适配高密度数字背板的驱动特性，研究团队设计了分段式POMPIC器件，构建光子数模转换器（PDAC）架构：将单个调制器拆分为数十至数百个独立驱动的压电分段，每个分段可产生正向、零、负向三态的相位偏移或谐振漂移，多段叠加即可将离散数字信号转换为连续的模拟光相位/幅度调制。

◆三类马赫-曾德尔干涉调制器

研究团队验证了三种结构的马赫-曾德尔干涉仪，覆盖不同调谐精度与应用场景：

- 垂直驱动悬臂型：每个相移臂由多个波导环分段构成，5V驱动下单段相移稳定在0.02弧度，实现π相移共需160个分段；器件消光比最高达26.4dB，电压长度积约25.2 Vπ·cm，与同平台非集成器件性能一致。当前上升时间约15μs，受限于背板驱动能力，更换专用高速驱动后可实现更快速率。

- 水平驱动悬臂型：采用L形分段结构，单段横跨整个悬臂宽度，单段相移量更大，内外分段尺寸差异带来非线性调谐响应，可实现粗调加细调的分级调谐模式。采用三分光器结构校正分光比误差后，直通态消光比可达38.3dB。

- 应变型：基于加宽波导的应变光效应实现相移，单段相移量最小、调谐精度最高，单器件消光比超30dB，电压长度积约170 Vπ·cm。团队进一步验证了1×4应变型开关树结构，可实现四路输出端口的动态切换，证明该架构可扩展至更大规模的路由网络。

以单段相移量计算，应变型相移分辨率达8比特，垂直驱动悬臂型达7比特，水平驱动悬臂型达5比特；对应幅度调制分辨率分别为7比特、6比特与4比特。通过模拟电压驱动或定制化执行器设计，分辨率可进一步提升。

◆ 两类可调谐环形谐振器

研究团队验证了两种压电调谐环形谐振器，通过压电应变改变波导折射率与路径长度，实现谐振波长动态漂移：

- Pie楔形环：环形波导下方均匀分布8个楔形压电执行器，整个环腔悬空释放。单段驱动可产生约250MHz谐振频率漂移，全段总调谐范围达4.08GHz，调谐效率约408MHz/V，品质因数最高达6.71×10⁴。

- 环形驱动环：采用U形执行器在环腔外侧施加应变，共16个分段，单段谐振漂移量为40-115MHz，外层分段调谐效应显著强于内层，整体调谐线性度良好，品质因数约10³量级。

两类器件的单分段电容极低，理论上支持GHz级高速驱动与极低功耗运行。

◆ 晶圆级性能与一致性验证

研究团队对全晶圆进行了电学与光子学探针测试，在多个掩模版、多枚裸片上验证了器件功能。结果显示，底层CMOS电路功能完整，光子器件性能与空白硅衬底上制备的同结构POMPIC器件完全一致，未出现因单片集成导致的性能退化。

热特性测试显示，无主动散热条件下全电极满驱动时，芯片温升仅7.6℃，热功耗极低。当前器件波导损耗约3-4dB/cm，与同平台历史水平相当；同后端工艺的最新优化版本，已实现高限制波导0.3dB/cm、低限制波导0.03dB/cm的超低损耗，后续可直接迁移至该集成平台。

◆ 技术价值与未来方向

该单片集成方案突破了大规模光子芯片的电控瓶颈：电子驱动与光子器件垂直堆叠、直接过孔互连，消除了长引线的寄生效应与阻抗控制需求，单芯片可支撑百万级器件的独立控制，兼具低延迟、低功耗优势；氮化硅波导平台覆盖紫外至近红外波段，压电驱动机制可在深低温环境稳定工作，适配量子计算的低温工作条件；全部工艺兼容标准CMOS产线，基于商用成熟背板晶圆开发，可依托现有晶圆制造能力实现规模化生产；且顶层波导层完全暴露，支持后续异质集成金刚石色心、超导单光子探测器、铌酸锂调制器、片上激光器等多种功能器件。

该技术可支撑三大核心方向：容错量子计算领域，与低温CMOS结合可在量子处理器附近实现千级以上光量子器件的低延迟控制，解决光量子计算的电学I/O与热预算瓶颈；光束扫描与光相控阵领域，全波段大规模电控相控阵可应用于激光雷达、立体显示、量子控制、先进显微与自由空间光通信；光子信息处理领域，低功耗大规模可编程光子开关网络可构建光子神经网络与光电路交换系统，大幅降低数据中心与AI加速的功耗。

未来该技术仍有多重优化路径：通过应力工程与钪铝氮等增强型压电材料提升调谐效率；采用谐振驱动模式放大光机械响应；优化波导设计进一步降低损耗；开发紧凑双环调制器结构缩小器件尺寸；结合静电-压电混合调谐机制降低驱动电压。配套专用电子驱动电路后，可开发完整的工艺设计套件与参数化单元，形成标准化的电子-光子共集成工艺平台。