VLSI 2026 三星：硅光引擎先进封装的演进与挑战

一、光I/O演进：从可插拔到3D集成光引擎 大语言模型驱动的生成式AI开启了全新的AI发展阶段，也对高性能计算与数据中心的I/O带宽提升提出了迫切需求。当前算力硬件体系中，内存容量持续扩容、逻辑性能不断提升、封装互连密度稳步增长，I/O带宽成为制约算力释放的关键瓶颈。

光引擎是电域与光域信号转换的核心单元，由电子集成电路（EIC）与光子集成电路（PIC）共同构成，承接GPU、交换机、ASIC等主机侧的数字或模拟电信号，完成电光与光电转换后通过光纤传输，是I/O带宽持续扩容的核心技术路径。

从Host到光引擎的布线架构正沿着缩短电通路的方向持续演进，从可插拔光学（PO）向共封装光学（CPO）迭代，同步实现带宽提升与功耗降低。可插拔光模块方案中，铜走线长度达英寸级，单路带宽约1.6T，主要应用于数据中心间互联；CPO架构将光引擎与ASIC、GPU紧邻部署，铜走线长度缩短至毫米级，交换机场景下带宽可达约12.8T，GPU并行计算场景下带宽可进一步突破12.8T；更极致的集成形态中，铜走线长度可压缩至1mm以内。

光引擎内部的互连同样遵循短路径优化逻辑，3D堆叠的EIC-PIC架构通过缩短关键模拟信号路径，实现更优的性能与能效表现。传统引线键合、倒装芯片/SMT方案的铜走线为毫米级，3D堆叠方案可将走线长度控制在1mm以内。

空间限制与性能提升的双重驱动，推动光引擎形态从2D多芯片封装向3D集成转型。集成化光引擎正在成为类似芯粒的通用化形态，可灵活适配多种部署构型，包括PCB板上的可插拔方案、基板上部署、中介层上部署，分别对应可插拔光模块、交换机CPO、GPU CPO等不同应用场景。

晶圆级3D封装是光引擎规模化制造的核心使能技术。相比传统“晶圆切割-单芯片封装”的流程，晶圆级封装先在整片晶圆上完成封装工艺再进行切割，在生产效率、对位精度、形态控制上具备显著优势，为光引擎的量产落地提供工艺支撑。

二、系统性挑战：光引擎集成的三大核心维度 光引擎的集成挑战覆盖器件、电路、3D封装多个领域，设计优化需要在保障器件性能与晶圆级可制造性的前提下，缓解各层级间的相互影响，实现全局最优。 ◆ 3D互连的协同设计挑战 3D互连层面的挑战涵盖凸点与焊盘设计、器件类型选型、电路拓扑的接触设计、TSV相互作用、I/O密度、寄生参数、扇出设计等多个维度。

垂直互连与TSV决定了基础的布线开销，系统总寄生参数最终由器件布局与电路拓扑共同决定，因此必须开展跨层级协同优化。器件与电路层面，核心挑战包括接触数量、接触间距、I/O密度、垂直凸点寄生效应、横向扇出设计等；凸点与焊盘工艺层面，不同方案的I/O密度与寄生特性差异显著：焊料凸点间距150μm对应约100 I/O，50μm间距对应约400 I/O，30μm间距对应约1000 I/O；铜柱方案在20μm间距下可实现2500 I/O；无凸点焊盘方案在10μm间距下可达10000 I/O。整体呈现间距越小、I/O密度越高、寄生参数越低，但工艺复杂度同步提升的趋势。TSV设计则需要平衡I/O密度、光学禁布区（KOZ）约束、供电传输效率等多重目标。

与此同时，调制器电极架构与互连设计强相关。从集总电极MZM到行波电极MZM、分段电极MZM，更高的运行速度要求更多的接触数量，需要与互连方案进行协同设计。 ◆ 光路集成的独有挑战 构建光透明传输路径是光引擎区别于纯电子封装的核心特征，也带来了独有的集成挑战，具体包括PIC内的光学禁布区规划、耦合器设计、光路设计、材料可靠性、晶圆级测试等多个方面。

光纤耦合存在两条主流技术路线，各有优劣：光栅耦合器配合表面贴装方案，可实现高密度光纤部署，但带宽能力受限，光路设计复杂度更高；边缘耦合器配合边缘贴装方案，具备宽带宽优势，但光纤密度存在瓶颈。两种方案的选型是光路集成的核心设计决策点。 ◆ 新材料集成的兼容性挑战 为进一步提升器件性能，行业持续探索新型材料与新型器件结构，但新材料的引入可能与后续工艺流程、现有晶圆厂基础设施存在兼容性问题。核心挑战包括器件尺寸与工作电压匹配、污染风险管控、热预算兼容、平面度控制等。

当前调制器、PD、激光器等核心光器件都在推进新材料方案的验证，嵌入式微透镜、金属反射镜等新型光学结构的集成，也对工艺兼容性提出了更高要求。 三、全栈自研：三星光引擎的技术布局 三星基于自研的硅光子工艺与封装技术，正在推进通用化光引擎平台开发，通过模块化的方案选型，灵活适配不同客户的需求。 ◆ 12英寸硅光子PIC工艺底座 三星已建成12英寸先进硅光子工艺线并配套完整PDK，工艺原生支持TSV、微凸点等3D集成特性。工艺能力覆盖DUV精细光刻、最小线间距约60nm、MIM电容、SiN边缘耦合器、加热器、硅光栅耦合器、硅波导、调制器、锗光电探测器、TSV等全栈器件与结构，依托12英寸晶圆实现高生产率量产，相关技术进展已在OFC2026发布。

OFC 2026 重磅：三星 300-mm 硅光子平台技术全披露

◆ 模块化光引擎平台 三星的通用光引擎平台在核心技术路径上提供多选项配置，覆盖3D堆叠、光路、光纤连接三大核心模块。

在EIC-PIC 3D堆叠层面，提供两条技术路线：热压键合方案技术成熟度高、成本较低、生态灵活性强，支持25μm及以上的凸点间距；混合铜键合方案可实现更细的互连间距，寄生参数更低，支持10μm及以下的间距规格。

在光路层面，推出基于低损耗材料的准直光学方案，支持功能扩展。在光纤连接层面，可提供固定式与可插拔式光纤阵列单元，支持定制化需求，目前已完成可插拔FAU的验证演示。 ◆ 面向下一代CPO的2.xD集成方案

三星将基于现有2.xD封装平台进行扩展，支撑下一代CPO集成，可兼容先进逻辑芯片与高带宽内存。其中，基于硅中介层的I-Cube S方案对应2.5D集成，可实现ASIC、HBM与光引擎的共封装；基于桥接架构的I-Cube E方案对应2.3D集成，可实现ASIC、HBM与光引擎的基板级共封装，为不同成本与性能等级的CPO场景提供适配方案。 四、总结 集成化光引擎凭借紧凑的结构尺寸与高带宽可扩展性，是光I/O技术演进的优选形态。光引擎集成是一项系统性工程，需要结合晶圆级封装流程，统筹考量器件、电路、晶圆工艺与光I/O架构之间的多层级相互作用，通过跨域协同优化实现性能与可制造性的平衡。