突破平面拓扑极限：香港大学3D氮化硅光子集成技术实现晶圆级可靠制造与高密度光互连

1. Scalable 3D silicon nitride photonic interposer for high-density optical interconnects，arXiv:2604.12566v1 [physics.optics]，链接：https://arxiv.org/abs/2604.12566

2. Building reliable 3D photonic integrated circuits and cavities at the wafer scale，arXiv:2604.12889v1 [physics.optics]，链接：https://arxiv.org/abs/2604.12889

一、研究背景：光互连瓶颈倒逼3D光子集成架构革新

现代人工智能与高性能计算（HPC）工作负载对计算单元间的数据移动能力提出了前所未有的要求，互连系统已成为制约系统功耗与性能的核心瓶颈。共封装光学（CPO）虽通过缩短铜链路长度缓解了电互连的损耗问题，但面临光纤数量激增带来的成本压力与芯片岸线密度的物理极限。

光子中介层作为替代方案，可实现光学输入输出（OIO）节点间的高可扩展路由，但现有平面架构存在难以克服的缺陷：聚合物波导传播损耗约0.4 dB/cm，限制了长距离链路应用；玻璃波导虽损耗低至0.034 dB/cm，但约3 cm的大弯曲半径严重制约了布线灵活性与集成密度。更关键的是，平面路由的层内交叉数量随节点数呈四次方增长，对于12节点全连接网络，理论交叉数高达495次，每一次交叉都会引入额外损耗，成为高密度光互连的核心障碍。

二、可扩展3D氮化硅光子中介层：突破平面拓扑的理论下限

氮化硅（SiN）凭借宽光学透明范围、低热光系数与CMOS兼容的制备工艺，成为光子集成的理想材料平台。研究团队通过引入垂直方向的布线自由度，将高损耗的层内交叉转化为低损耗的层间交叉，结合全局优化算法，实现了性能远超平面架构的3D光子中介层原型。

2.1 基于广义模拟退火算法的3D路由全局优化

研究团队采用广义模拟退火（GSA）算法对双层路由进行全局优化，以所有OIO链路的平均片上互连损耗（ICL）为目标函数，通过迭代优化各链路的层分配方案。对于12节点全连接光学网络，优化后的3D路由将总层内交叉数从平面架构的495次大幅降至150次，减少幅度达69.7%，甚至突破了平面互连153次的理论交叉下限。

该3D路由架构具有天然的旋转对称性：底层（Layer 0）呈中心反转对称，顶层（Layer 1）为底层的90°旋转结构。这种对称性使得架构可通过复制基本单元扩展至更高节点数、灵活的节点布局与更多路由层，为大规模系统集成奠定了基础。多项式拟合显示，当节点数进一步增加时，3D路由的总交叉数与交叉范围仅为平面架构的9/35~3/8与1/3~1/2，优势将更加显著。

2.2 器件制备与性能测试

研究团队在7.4 mm×7.4 mm的芯片上制备了双层SiN光子中介层原型，其层结构为：两层400 nm厚的SiN波导层，中间由1 μm厚的SiO₂间隔层分隔，顶部覆盖1.5 μm厚的SiO₂包层。制备过程采用等离子体增强化学气相沉积（PECVD）生长SiN薄膜，结合化学机械抛光（CMP）实现层间平面化，并通过应力释放图案（SRP）与高温退火步骤缓解薄膜应力、降低传播损耗。

关键无源器件的损耗测试结果显示：Layer 0层内交叉损耗为0.123 dB，Layer 1为0.169 dB；层间交叉损耗仅0.001 dB，比层内交叉损耗低约100倍；波导传播损耗为0.038 dB/cm；层间taper过渡损耗为0.360 dB。

实测12节点网络的平均片上互连损耗为2.69 dB，相比平面架构预测的4.96 dB降低了45.8%。实测值与理想3D预测值1.92 dB的偏差，主要源于东侧边缘耦合器的制备不均匀性、光纤-芯片耦合波动以及无源器件的晶圆级非均匀性，进一步优化工艺后，平均损耗有望实现超过60%的降低。

三、晶圆级可靠3D PIC：解决层间过渡的效率与均匀性难题

3D光子集成的规模化应用面临两大核心挑战：一是传统绝热层间转换taper存在效率与器件面积的固有权衡，高效传输需要极长的锥结构，占用大量芯片面积；二是晶圆级层间过渡损耗的非均匀性，严重影响量产良率。研究团队通过工艺创新与器件设计革新，系统性解决了这两个问题。

3.1 E-CMP工艺：实现晶圆级间隔层超高均匀性

SiN薄膜在高温退火过程中会产生显著的张应力，导致晶圆翘曲，进而影响光刻对焦精度与层间间隔层的厚度均匀性。研究团队提出了应力释放沟槽（SRT）技术，在每次退火前将连续的SiN薄膜刻蚀为局部化的分段结构，成功抑制了裂纹扩展与晶圆翘曲。

针对SiO₂间隔层的平面化难题，团队开发了回蚀辅助化学机械抛光（E-CMP）工艺：先通过纳米压印光刻（NIL）抗蚀剂覆盖SiO₂台阶，利用电感耦合等离子体（ICP）干法刻蚀将400 nm的台阶高度降至20~25 nm，再通过短时间CMP实现表面平滑。该工艺将4英寸晶圆上SiN层间B-B距离（两层波导底部间距）的变异系数（CV）降至2.06%，均值为872 nm，接近设计值850 nm，为层间过渡的均匀性提供了基础保障。

经过退火与CMP优化后，SiN微环谐振器的本征品质因数（Qᵢ）从未处理时的6.6万提升至522万，对应的波导传播损耗在Layer 1为0.077 dB/cm，Layer 2为0.068 dB/cm，达到了晶圆级的低损耗水平。

3.2 κ调控taper：打破效率-面积权衡，提升制造鲁棒性

传统线性绝热taper的耦合系数κ在相位匹配点处急剧降至最小值，功率在此处发生突变转移，导致其不仅需要较长的结构长度才能实现高效传输，而且对横向与纵向偏移极其敏感。研究团队提出了κ调控的taper设计，通过Hermite插值平滑κ曲线，将相位匹配“点”扩展为一个连续的“区域”，实现了平缓的功率过渡。

实验结果表明，κ调控taper在效率与鲁棒性上全面优于线性锥：40 μm长的κ 调控taper性能优于80 μm长的线性taper，大幅缩小了器件面积；在600 nm横向偏移的极端情况下，20 μm长的线性taper因损耗过高无法正常工作，而κ调控taper仍能保持0.76 dB/耦合器的低损耗。基于传输效率、长度与偏移容忍度定义的无量纲可靠性指标R显示，κ调控taper的可靠性比线性锥提升了75%。

晶圆级统计分析显示，κ调控taper的最低层间过渡损耗仅为5.56 mdB/耦合器，晶圆级非均匀性系数为9.69%，远低于线性taper的24.58%，且其损耗分布更集中，极端值出现概率更低，完全满足量产要求。

3.3 跨层3D高Q光学腔：开辟光子设计新维度

得益于极低的层间过渡损耗，研究团队首次实现了同时占据两个不同SiN层的3D高Q光学微环腔。该腔体在电信S、C、L全波段均保持高Q特性，其本征损耗主要由波导传播损耗决定，层间过渡的影响可忽略不计。

这种跨层3D腔体不仅为谐振器设计引入了垂直方向的新自由度，还为异质材料的无缝光学集成提供了可能。不同材料层可通过低损耗的层间过渡实现光信号的自由传输，有望在光子互连、光子计算、高灵敏度传感与非线性光子学等领域催生新型器件与系统。

四、总结与展望

香港大学向超团队的两项研究从架构与工艺两个核心维度，系统性突破了3D光子集成的关键瓶颈：3D氮化硅光子中介层通过全局优化路由，打破了平面互连的拓扑极限，实现了交叉数与链路损耗的大幅降低；E-CMP工艺与κ工程taper的结合，则解决了3D PIC晶圆级制造的规模难题。

该技术可进一步扩展至更多路由层、更大节点规模与其他工作波长，有望满足下一代AI与HPC系统对高密度、低功耗光互连的迫切需求。同时，跨层3D高Q谐振腔的实现，也为多功能光子集成芯片的发展开辟了全新方向，有望推动光子技术在更广泛领域的应用落地。