- 综合排序
- 最热优先
- 最新优先
- 来自专栏工业级核心板
可用的SRIO RapidIO (SRIO)验证平台
一、SRIO协议与PCIe的区别典型的PCIe结构定义了一个以单个中央处理器为核心的计算机系统，如常见的工控机、PXIe机箱控制器、服务器内的IO设备。 3、可用的SRIO验证硬件目前具备SRIO接口的硬件不多，推荐广州星嵌电子科技有限公司开发的DSP+FPGA+RAM开发板： http://web.xines.cn/pingguban/28.html
1.7K20编辑于 2022-11-03 - 来自专栏工业级核心板
ZYNQ（FPGA）与DSP之间SRIO通信操作步骤
DSP例程保存在资料盘中的Demo\DSP\XQ_SRIO_x4LANE_5Gbps文件夹下。1.1.2 功能简介实现DSP与ZYNQ之间SRIO接口传输功能。 DSP与ZYNQ之间SRIO通道宽度为4，每个SRIO通道速率5Gbps。DSP SRIO参考时钟频率为250MHz，ZYNQ SRIO参考时钟频率为125MHz。 SRIO本地总线信号说明如下（详细定义请参考数据手册Xilinx文档pg007_srio_gen2.pdf）：SRIO本地发送总线信号iotx_tvalid发送数据有效标志位iotx_tready发送准备好标志位 link_initializedSRIO链路初始化完成标志位1：SRIO链路初始化完成；0：SRIO链路初始化未完成。 mode_1xSRIO运行模式1：SRIO运行在降速模式，即4个通道减速到1个通道运行；0：SRIO运行在全速模式，即4个通道全部运行。
2.5K30编辑于 2023-02-02 - 来自专栏FPGA开源工作室
FPGA+DSP的高速AD采集处理开发详解
tl-srio-fft.out文件，通过仿真器加载tl-srio-fft.out文件到DSP端。 （2）srio_db_isr响应srio doorbell中断，以邮箱方式通知Core0 ~ Core7核同时进行FFT运算。 ? Srio Doorb info2：发送完2倍的Doorb Triger Threshold个数据之后发送的门铃信息。 Srio Target Addr：SRIO Target的内存地址。 （本例设置的为DSP的MSMC地址0x0C3F0000） Srio Target Id：SRIO Target的ID。 Srio Local Id：SRIO Iitiator的ID。 ? 因为SRIO的package最大有效数据为256 Byte，为了确保SRIO能传输完整的数据包，所以设置FIFO的门限值为256Byte. ?
4.6K41发布于 2020-06-22 高速图像采集基带信号处理卡：3-基于双TMS320C6678+双XC6VSX315T的6U VPX高速数据处理平台
所有信号处理FPGA与DSP均通过SRIO 4X连接板上一片8端口SRIO 4X交换芯片。DSP芯片外挂大容量支持2GB的DDRIII SDRAM。 二、处理板技术指标SRIO 4X交换网络连接两片DSP以及两片Virtex-6 FPGASRIO 4X交换网络连接4组SRIO 4X至VPX P1;具备一个SRIO 4X交换芯片;具备高速RocketIO
13010编辑于 2026-03-05- 来自专栏FPGA/ARM/DSP技术专栏
最新最全的DSP＋FPGA视频/高速AD开发案例合集来了，附上源码
FPGA端作为SRIO Initiator，DSP端作为SRIO Target。 FPGA端通过SRIO SWRITE方式将数据传输至DSP端的0x0C3F0000地址空间，单次传输数据量为16KByte，每传输16KByte数据就发送一个DOORBELL信息。 FPGA端作为SRIO Initiator，DSP端作为SRIO Target。 FPGA端通过SRIO SWRITE和乒乓方式，将数据传输至DSP端的0x90000000和0x90500000的DDR地址空间。 案例使用SRIO的两个Lanes，每个Lane传输速率为5Gbps，总数据有效带宽为5Gbps x 2 x 80% = 8Gbps。
2.9K20编辑于 2022-08-30 - 来自专栏FPGA/ARM/DSP技术专栏
FPGA案例开发资料（下）——TMS320C6678＋Kintex-7开发板
图 71bram_srio_target案例案例功能案例功能：评估板DSP端和FPGA端进行SRIO通信测试，并统计读写速率。评估板DSP端作为Initiator，评估板FPGA端作为Target。 图 72关键代码顶层文件为"project\bram_srio_target.srcs\sources_1\imports\hdl\bram_srio_target.v"，关键代码说明如下。端口定义。 图 85srio_response_gen模块本案例使用srio_response_gen模块为接收到的请求事务生成对应的响应事务。 srio_response_gen模块开发说明为产品资料“6-开发参考资料\Xilinx官方参考文档\”目录下的《pg007_srio_gen2.pdf》的Detailed Example Design srio_response_gen模块源码为"project\bram_srio_target.srcs\sources_1\imports\hdl\srio_response_gen.v"，关键代码说明如下
2.2K00编辑于 2022-08-14 - 来自专栏李家杂货铺zi
高速接口SFP、GbE、SRIO、PCIE、CPRI和SGMII的参考时钟选择问题
SRIO SRIO的线速率一般是3.125Gb/s、2.5Gb/s，1.25Gb/s，参考时钟除了156.25MHz、125MHz外，还可以是250MHz、100MHz等等，见ug476和资源链接的"高速接口参考时钟计算公式 在B4860手册中，SRIO的参考时钟为100MHz或125MHz（对应线速率2.5Gb/s）。 图2 B4860 SRIO参考时钟（2.5Gb/s线速率） 图3 B4860 SRIO参考时钟（3.125Gb/s线速率） 图4 T2081 SRIO参考时钟 从上面可以看出，无论是B4860还是T2081 的SRIO接口的参考时钟，都是与zynq 7000 GTX的参考时钟保持一致的。
3.8K20编辑于 2023-03-21 - 来自专栏科学计算
DDR突然初始化失败 Debug记录
2021-08-09_13-03-25 但最近有个工程中，需要增加SRIO接口，SRIO接收的数据需要先过DDR，工程编完下载bit后，偶尔会提示DDR初始化失败： 分析如下： 板卡用了很久，DDR一直没出现过初始化失败的问题
2.1K20编辑于 2022-01-24 - 来自专栏FPGA/ARM/DSP技术专栏
TMS320C6678开发板（ DSP+Zynq ）RTOS综合功能案例，嵌入式必看！
IFD案例主要功能为EEPROM、SPI FLASH和NAND FLASH等存储设备读写速率测试，以及PCIe、SRIO和Ethernet等外设接口测试，详细说明见下表。 如需测试DSP与ZYNQ的SRIO通信，请先加载案例bin目录下的bram_srio_target_xc7z045.bit（ZYNQ端为XC7Z045）/bram_srio_target_xc7z100 备注：由于本次测试DSP与ZYNQ的SRIO通信，因此PCIe测试结果打印信息为"=== pcie test failed"。 SRIO(ZYNQ)测试数据大小为64KByte，写速率为12060Mbps，读速率为7616Mbps，误码率为0。
1.3K20编辑于 2022-07-28 - 来自专栏FPGA/ARM/DSP技术专栏
TMS320C6678 DSP +Kintex-7 FPGA开发板参数资料规格书手册
核心板内部DSP与FPGA通过SRIO、EMIF16、I2C通信总线连接。核心板经过专业的PCB Layout和高低温测试验证，稳定可靠，可满足各种工业应用环境。 AD9613)采集 + 高速DA(AD9706)输出案例AD9361软件无线电案例UDP(10G)光口通信案例UDP(1G)光口通信案例Aurora光口通信案例DSP + FPGA开发案例主要包括：基于SRIO 、EMIF16、I2C的通信案例基于SRIO的CameraLink视频采集处理综合案例基于SRIO的高速AD(AD9613)采集处理综合案例电气特性工作环境表 4环境参数最小值典型值最大值核心板工作温度
1.4K00编辑于 2022-08-14 国产芯片处理板卡：7-基于国产化FT-M6678+JFM7K325T的6U CPCI信号处理卡
64bit，容量2GB；● DSP外挂NorFlash容量32MB；● DSP采用EMIF16-NorFlash加载模式；● DSP连接一路1000BASE-T千兆以太网至前面板；● DSP连接一路SRIO ● FPGA 连接8路SFP+光口至前面板；● FPGA连接一路GTX x4至QSFP+连接器；● DSP和FPGA通过 SRIO x4 @ 5.0Gbps /per Lnae互联；● DSP和
97810编辑于 2025-10-16- 来自专栏FPGA/ARM/DSP技术专栏
源码公开！基于C6678+Zynq-7045的目标追踪视觉方案分享
(2)目标追踪分析 将采集得到的图像数据通过高速数据总线（例如SRIO、PCIe等）传输至数字信号处理平台（例如DSP），通过算法对图像数据进行位置分析。 (3)系统稳定可靠 核心板集成DSP和ZYNQ处理器，芯片间通过SRIO高速接口链接，核间通信更高速、更稳定。 （3）C6678与Zynq-7045通过SRIO接口的两个Lanes进行高速数据传输，每个Lane传输速率为5Gbps，总数据有效带宽为5Gbps x 2 x 80% = 8Gbps。
1.4K61发布于 2021-11-09 - 来自专栏FPGA/ARM/DSP技术专栏
TMS320C6678 DSP + Xilinx Kintex-7 FPGA核心板参数资料规格书手册
核心板内部DSP与FPGA通过SRIO、EMIF16、I2C通信总线连接，并通过工业级高速B2B连接器引出千兆网口、PCIe、HyperLink、EMIF16、GTX等高速通信接口。 LED1x 电源指示灯2x 用户可编程指示灯B2B Connector2x 180pin公座高速B2B连接器，2x 180pin母座高速B2B连接器，间距0.5mm，合高5mm，共720pin硬件资源1x SRIO AD9613)采集 + 高速DA(AD9706)输出案例AD9361软件无线电案例UDP(10G)光口通信案例UDP(1G)光口通信案例Aurora光口通信案例DSP + FPGA开发案例主要包括：基于SRIO 、EMIF16、I2C的通信案例基于SRIO的CameraLink视频采集处理综合案例基于SRIO的高速AD(AD9613)采集处理综合案例电气特性工作环境表 4环境参数最小值典型值最大值工作温度-40
1.3K10编辑于 2022-08-14 国产化板卡设计原理图：2018-基于双FT-M6678 DSP的3U VPX的信号处理平台
● DSP1 连接PCIe x2 ,SRIO x4至VPX-P1。 ● DSP2 连接PCIe2 x2至VPX-P1,SRIO x4至VPXP2。 ● 板卡芯片要求工业级。
32510编辑于 2025-10-14- 来自专栏FPGA技术江湖
如何使用Xilinx官方例程和手册学习IP核的使用，以高速接口SRIO为例
这里以Xilinx为例，在Vivado中使用SRIO高速串行协议的IP演示如何使用官方例程和手册进行快速使用，在仔细阅读参考官方例程后进行一些修改就可以应用在实际项目中。 在“Shared Logic”选项中（SRIO、Aurora、JESD204等使用GT的IP核中常常有此选项），如果选择“Include Shared Logic inExample Design”（推荐方式
2.1K10编辑于 2025-03-17 - 来自专栏科学计算
Vivado IP中的Shared Logic到底是干嘛的？
在很多Vivado的高速接口的IP中，比如Ethernet、PCIe、SRIO的设置中，都会有个Shared Logic的页面： 可能很多同学并没有很关注这个页面，直接默认设置就完事了。 我们以SRIO IP Core为例，下图显示了Shared Logic in core和Shared Logic in example design接口上的区别，可以看到，Shared Logic in
1.2K10编辑于 2022-01-24 - 来自专栏FPGA/ARM/DSP技术专栏
源码分享！最新的ZYNQ+C6678目标追踪、软件无线电案例来了
(1)基于SRIO的ZYNQ+DSP核间通讯案例(2)基于CameraLink、SDI、PAL的目标追踪视觉方案(3)基于AD9361软件无线电方案图 1评估板简介TL6678ZH-EVM评估板基于TI 核心板内部DSP与ZYNQ通过SRIO通信总线连接。 图 2 评估板硬件资源图解1图 3 评估板硬件资源图解2案例一：基于SRIO的DSP+ZYNQ核间通讯案例图 4案例二：基于CameraLink、SDI、PAL的目标追踪视觉方案图片图 5案例三：基于AD9361
1.3K20编辑于 2022-09-27 - 来自专栏嵌入式程序猿
DSP+ARM+FPGA案例源码限时下载！
(1)基于SRIO的ZYNQ+DSP核间通讯案例 (2)基于CameraLink、SDI、PAL的目标追踪视觉方案 (3)基于AD9361软件无线电方案 图 1 案例源码限时公开， 长按下方二维码下载 核心板内部DSP与ZYNQ通过SRIO通信总线连接。 图 2 开发板硬件资源图解1 图 3 开发板硬件资源图解2 案例一： 基于SRIO的DSP+ZYNQ核间通讯案例 图 4 注：详细案例说明，复制链接打开：https://mp.weixin.qq.com
1.1K20编辑于 2022-11-24 - 来自专栏FPGA探索者
如何使用Xilinx官方例程和手册学习IP核的使用——以高速接口SRIO为例【Xilinx】【快速使用IP】【FPGA探索者】
这里以Xilinx为例，在Vivado中使用SRIO高速串行协议的IP演示如何使用官方例程和手册进行快速使用，在仔细阅读参考官方例程后进行一些修改就可以应用在实际项目中。 1. 在“Shared Logic”选项中（SRIO、Aurora、JESD204等使用GT的IP核中常常有此选项），如果选择“Include Shared Logic inExample Design”（推荐方式
2.7K10发布于 2021-03-15 高速图像采集卡设计方案：2-基于6U VPX的双TMS320C6678+Xilinx FPGA K7 XC7K420T的图像信号处理板
每片6678和K7通过 SRIO x4 @ 3.125G bps /per Lnae互联。每片6678和K7实现GPIO，SPI，I2C，UART互联。 SPI NorFlash 读写测试DSPA/B和K7 I2C 互联测试DSPA/B和K7 SPI 互联测试DSPA/B和K7 GPIO 互联测试DSPA/B和K7 UART 互联测试DSPA/B和K7 SRIO
20410编辑于 2026-02-09
腾讯云开发者
Copyright © 2013 - 2026 Tencent Cloud. All Rights Reserved. 腾讯云 版权所有
深圳市腾讯计算机系统有限公司 ICP备案/许可证号：粤B2-20090059 
粤公网安备44030502008569号
腾讯云计算（北京）有限责任公司 京ICP证150476号 | 京ICP备11018762号