三星电子：HBM5将采用2纳米GAA工艺，性能较HBM4E提升超五成

7月27日，三星电子发布对公司半导体事业部技术开发室长具子铉（Koo Ja-heum）的采访。三星正式披露了公司第八代高带宽内存（HBM5）的核心技术路线。

具子铉宣布，三星下一代HBM5内存的运行速度预计将比前一代HBM4E快50%以上，且HBM5的基础裸片（Base Die）将历史性地采用基于全环绕栅极（GAA）晶体管结构的2纳米工艺。这是全球半导体业界首次明确将2纳米尖端制程下放至HBM基础芯片的制造环节。

在具体技术规格与架构演进方面，具子铉在专访中详细指出，随着HBM产品向更高世代迭代，行业对数据处理性能和整体能效的要求正变得极其严苛。为了满足人工智能与超级计算领域对算力的极致渴求，HBM5除了全面引入2纳米GAA工艺外，还将在基础芯片层面实现更高集成度和更高密度的硅通孔（TSV）互连技术。

与传统的FinFET结构相比，GAA架构能够让栅极在四个侧面完全包裹电流通道，实现更精确的电流控制，从而在显著提升数据传输性能的同时大幅降低整体能耗。

针对工艺节点跨越的实施节奏，三星方面给出了明确的路径规划。

具子铉强调，三星此前已将成熟的第四代4纳米工艺应用于HBM4及HBM4E的基础芯片制造中。基于在4纳米HBM4基础芯片研发与量产过程中积累的丰富经验、良率数据和底层技术竞争力，三星电子决定采取更为积极的技术策略，提前在HBM5世代中直接引入2纳米GAA工艺。

△图片来源：三星电子

同时，具子铉在采访中着重指出了三星电子在行业内独有的“交钥匙（Turnkey）”生产体系优势。他解释称，HBM是由核心存储裸片（Core Die）和基础逻辑芯片堆叠封装而成的复杂产品，三星能够实现从存储事业部制造核心芯片、代工事业部制造基础芯片，到最终由先进封装团队完成异构集成的全链条内部闭环。这种全流程自主可控的协同模式，不仅大幅缩短了HBM5的开发周期和量产时间，还在制造成本控制上具备显著优势。

此外，具子铉透露了三星代工2纳米的整体进度：继全球首发量产3纳米GAA工艺后，三星已于2025年下半年启动了第一代2纳米工艺的量产，并计划在2026年下半年量产性能与良率进一步优化的第二代2纳米工艺，目前包括特斯拉在内的主要客户订单正在持续扩大。

展望未来半导体生态的整体发展，具子铉表示，三星电子的目光不仅局限于当前火热的AI加速器和高性能计算（HPC）领域。随着2纳米工艺与HBM5等尖端技术的融合落地，三星正积极拓展与更广泛行业客户的深度合作。

公司计划将先进的HBM与定制化代工服务广泛应用于智能移动终端、下一代汽车电子平台以及尖端机器人等新兴硬件领域。通过跨领域的底层算力与存储赋能，三星电子致力于引领全球半导体生态系统进一步发展壮大。

#HBM

#三星电子

#半导体

全球半导体观察