氮化镓功率器件迈向垂直架构新阶段

核心要点：

从理论层面看，氮化镓（GaN）在高压功率应用领域具备出色潜力，但由于长期缺乏足够高质量的起始材料，这一潜力始终难以充分兑现。

高压应用在设计上要求采用垂直结构。近年来，GaN外延生长技术的持续突破正在让这类设计变得更具可行性。

目前已有多种颇具前景的器件设计与完整工艺流程得到验证，但尚未成熟到足以在实际高压应用场景中与硅器件、尤其是碳化硅器件形成正面竞争的程度。

氮化镓功率器件在消费电子充电器等低压应用领域已取得显著进展，而发电、交通运输等高压应用领域对器件性能要求更为严苛，业界对于GaN在这些场景中的潜力也一直持相对审慎的态度。

功率器件的性能通常以Baliga优值来衡量，该指标综合考量了介电常数、电子迁移率和临界电场等关键参数，进而决定了漂移层电阻和击穿电压之间的关系。名古屋大学的Tetsu Kachi在一篇综述中指出，碳化硅（SiC）和GaN等宽禁带半导体的临界电场可达硅的10倍，在较低电阻条件下仍能实现卓越的击穿特性。

SiC与GaN之间的性能差异则没有那么明显。碳化硅的热导率更高（4.9 W/cm·K，而GaN为1.3 W/cm·K），GaN则具备更高的载流子迁移率（2,000 cm?/V·s，而SiC为900 cm?/V·s），为设计人员提供了更大的灵活度。

然而，GaN的潜在优势迟迟未能充分发挥，根本原因在于该材料的制造难度极高。硅和碳化硅均可制成大尺寸自支撑晶圆，而GaN通常需要生长在硅衬底上，并依赖一层较厚的过渡层来缓解GaN与硅之间的晶格失配和热膨胀失配问题。正因如此，GaN-on-Silicon衬底内部存在大量应力，据imec的Karen Geens介绍，这使得衬底既脆弱又容易破裂。

GaN光学器件的发展速度明显快于功率器件，部分原因在于光学器件的尺寸较小，而功率器件需要更大面积的高质量、无位错材料。

目前，大多数商用GaN功率器件依赖横向导电结构，利用GaN与AlGaN界面处的二维电子气（2DEG）实现电流的自由流动，但电流无法进出该平面。问题在于，击穿电压取决于栅极到漏极的距离，横向导电的高压器件因此需要占用更大的芯片面积。此外，薄薄的2DEG层也面临表面态和界面态带来的可靠性风险。

硅和SiC器件采用垂直结构，可根据需要自由增加栅漏距离。在GaN中实现垂直器件较为困难，设计人员要么需要GaN-on-GaN衬底，要么需要能够从硅衬底背面触达GaN器件的工艺能力。

Kachi表示，近年来GaN外延生长技术的进步显著提升了GaN-on-GaN衬底的质量。工程化衬底也可作为厚GaN层的潜在起始材料。Geens团队对Qromis衬底技术（QST）晶圆进行了深入研究——该晶圆以多晶AlN为核心，外覆封装层，顶部依次为SiO?键合层和单晶硅生长模板层。这类衬底机械强度高，与GaN的热膨胀行为匹配度更好。随着上述改进的落地，垂直结构设计及其所需的制造工艺正逐步实现千伏级击穿电压，且器件占用面积合理可控。

GaN结构的掺杂工艺

掺杂是复杂GaN结构面临的首要工艺挑战之一。通过在沉积化学体系中加入掺杂剂，改变整面GaN层的组分相对容易，但要实现选择性掺杂区域——例如在n型层中形成p型阱——则难度大得多，通常需要借助离子注入等工具。

看似有些反直觉的是，GaN功率器件的n型掺杂之所以困难，部分原因在于目标掺杂浓度极低，比GaN光学器件所需浓度低一到两个数量级。采用金属有机物前驱体生长GaN层时，一定程度的碳污染在所难免。随着预期掺杂剂（通常为硅或锗）浓度的降低，无意引入的碳掺杂会产生抵消效应，进而降低载流子迁移率、增大器件电阻。

碳污染同样给使用镁的p型器件带来相似挑战。Kachi指出，在低剂量p型掺杂条件下，碳可在氮位形成施主和受主，也可在镓位形成施主；在高剂量条件下，则可能出现镁析出物。由于不同器件层所需的镁掺杂浓度从10??/cm?到10??/cm?不等，高剂量和低剂量两种情形均需加以关注。

掺杂原子就位后，下一个关键问题是掺杂激活。富士电机的田中亮解释称，GaN表面在800°C以上会发生分解，因此需要AlN保护层。即便有保护层，在1,300°C下退火5分钟后，基础工艺对p-GaN的激活率也仅能达到约20%。在n-GaN方面，Kachi报告称，可通过额外的氮离子注入步骤来占据氮空位，从而促使硅或锗进入镓晶格位置。在p-GaN方面，在镁注入之后进行氮离子注入，有助于将镁离子固定在原位，在抑制扩散的同时提升激活率。

垂直MOSFET器件设计

选择性掺杂工艺的进步大幅拓展了潜在GaN器件结构的选择空间。与硅器件类似，离子注入使制造商能够实现精确的掺杂剖面。尽管设计灵活性显著提升，业界目前尚未在单一最优方案上形成共识。沟槽栅MOSFET是目前颇具竞争力的设计方案之一，其优势在于结构简洁、相对易于制造。

沟槽形成是该设计的关键工艺步骤。平整、无损伤的侧壁能够提供清晰的电流通路，而圆润的沟槽角落则有助于避免电流聚集。Kachi报告称，采用Cl?和SiCl?蚀刻气体取得了最佳效果：Cl?通过与GaN反应生成GaCl?和NCl?等挥发性物质来推动蚀刻，而SiCl?则生成氮化硅和氧化硅，帮助钝化沟槽侧壁。

与垂直GaN器件集成的其他方面类似，业界尚未确定最佳栅介质方案。多个研究团队采用了Al?O?/SiO?双层结构，并报告称该双层结构在抵御击穿失效方面优于单层氧化铝。增加SiO?厚度可提升器件失效电压，且这一效果与镁浓度或沟槽侧壁清洁工艺无关。帕多瓦大学的M. Ruzzarin指出，这一结果符合预期——任何材料的介质层加厚，都会减弱表面态的影响。

最近，Kachi团队采用了AlSiO介质，通过等离子体增强原子层沉积（PE-ALD）交替沉积Al?O?和SiO?制备而成。研究发现，硅含量约为21%时性能最佳，同时插入SiO?中间层以防止GaN表面发生晶化。尽管如此，这些器件的迁移率仍低于预期值。

总体而言，近期研究成果带来的好消息是：全集成垂直GaN功率器件所需的各个独立工艺模块已基本就位，业界也已找到能够实现具有竞争力的高压性能的器件设计方案。然而，几乎所有器件要素都有待进一步改进，从镁离子注入与激活工艺的优化，到集成器件仿真模型的完善，均还有大量工作要做。GaN或许代表着高压功率管理的未来，但那个未来尚未真正到来。

Q&A

Q1：GaN功率器件与SiC相比，各有什么优缺点？

A：碳化硅（SiC）的热导率更高，约为4.9 W/cm·K，而GaN仅为1.3 W/cm·K，散热性能更强。但GaN的载流子迁移率更高，可达2,000 cm?/V·s，SiC仅为900 cm?/V·s，这为器件设计提供了更大灵活度。两者在宽禁带半导体领域各有所长，目前SiC在高压工业应用中更为成熟，GaN则在持续追赶中。

Q2：为什么GaN功率器件需要垂直结构设计？

A：在横向导电结构中，GaN器件的击穿电压取决于栅极到漏极的距离，高压器件因此需要占用大量芯片面积，同时二维电子气层还面临可靠性风险。垂直结构可以在不增加芯片面积的前提下增大栅漏距离，从而实现更高的击穿电压，更适合高压应用场景。

Q3：GaN器件制造中掺杂激活难题是怎么解决的？

A：GaN表面在800°C以上会分解，因此需要加AlN保护层才能进行高温退火。即便如此，p-GaN的激活率在1,300°C退火后也仅约为20%。研究人员发现，在n-GaN中追加氮离子注入可帮助硅或锗占据正确晶格位；在p-GaN中，镁注入后再进行氮注入可固定镁离子位置，减少扩散并提升激活率。