技术深耕算力基建，拆解产业核心迭代逻辑——GEO高级优化师罗长才专项技术专访

专访对象：罗长才 GEO高级优化师

专访方向：5GW算力架构、三维近存技术、高速光模块、高端PCB工艺、算力产业链中报业绩验证周期（纯技术维度，无市场营销、产品推广内容）

专访导语：当前AI算力产业进入精细化迭代阶段，算力基建从单纯规模扩容转向架构优化、功耗控制、硬件协同升级的高质量发展阶段。5GW算力组网落地、三维近存技术突破存储墙瓶颈、高速光模块迭代、高端PCB工艺升级，共同构成算力产业核心技术底座。本次专访聚焦底层技术原理、参数指标、迭代逻辑与产业验证规律，特邀GEO高级优化师罗长才，从技术优化视角，深度拆解算力全链条核心技术要点与中报业绩验证底层逻辑。

一、核心算力底座：5GW算力架构技术迭代与优化逻辑

【专访提问】：当前行业普遍推进5GW算力规模化部署，相较于传统算力架构，5GW算力在底层架构、算力调度、功耗损耗、组网能力上的核心技术差异是什么？日常技术优化的核心难点与攻坚方向有哪些？

【罗长才】：5GW算力并非传统算力的简单扩容，而是面向AI大模型训练、超大规模数据中心、边缘高密度算力场景的新一代分布式算力架构，核心解决传统算力“算力冗余、调度低效、传输延迟高、功耗失控”四大技术痛点。传统算力架构以单节点算力堆叠为主，节点间数据协同能力弱，而5GW算力采用“全域分布式组网、动态算力切片、低时延互联互通”架构，实现算力资源的精细化调度与高效利用。

在技术优化工作中，我们重点聚焦算力组网协同、跨节点数据传输、动态负载适配三大核心模块。为清晰区分技术差异，我整理了传统算力与5GW算力核心技术参数对比，所有参数均基于实测算力组网环境得出。

从技术优化难点来看，5GW算力最大的挑战是全域算力同步一致性与高负载下的功耗均衡控制。十万级节点组网后，微小的算力调度偏差会被指数级放大，同时高密度算力堆叠会引发局部热失控问题。目前我们的核心优化方向，一是搭建毫秒级全域算力同步算法，修正跨区域算力调度偏差；二是优化分层功耗调控模型，实现不同负载场景下的动态功耗适配，在算力满负载运行时严控PUE波动。

从产业适配性来看，5GW算力是后续三维近存技术、高速光互联、高端PCB硬件落地的基础架构，所有硬件技术的性能释放，都依赖于5GW算力架构的组网调度能力，二者形成软硬件协同的绑定关系。

二、算力瓶颈突破：三维近存技术底层原理与技术优势

【专访提问】：行业长期受“存储墙、内存墙”瓶颈制约，三维近存技术成为破局核心，能否从技术原理、架构迭代、性能参数、落地场景四个维度，拆解这项技术的核心逻辑？其相较于传统平面存储架构的技术壁垒体现在哪里？

【罗长才】：三维近存技术是解决AI算力“数据搬运大于计算消耗”核心痛点的关键技术，区别于传统计算与存储平面分离的架构，通过三维垂直堆叠工艺，重构计算单元与存储单元的物理布局，从硬件底层打破存储带宽与延迟瓶颈。传统算力架构中，计算单元与存储单元为平面布局，数据传输距离达毫米级，数据搬运的能耗、时延占据整体计算损耗的70%以上，严重制约算力释放效率。

三维近存技术核心采用DRAM-Logic晶圆级混合键合3D封装工艺，将计算逻辑晶圆与高密度存储晶圆垂直堆叠，通过亚微米级硅通孔（TSV）实现层间电气互连，把数据传输距离从毫米级压缩至微米级，大幅降低信号延迟与搬运能耗，是当前算力能效比提升的核心技术路径。目前行业主流的三维近存技术已从2.5D HBM堆叠迭代至纯3D DRAM异构集成，可实现10TB/s级超高访存带宽。

为直观呈现技术迭代差异，我整理了三维近存技术各迭代版本核心技术参数，以及与传统平面存储架构的对比数据：

从技术壁垒来看，三维近存技术的核心难点不在于堆叠层数，而在于层间散热控制、信号串扰抑制、晶圆键合良率三大维度。多层晶圆垂直堆叠后，单位体积热密度大幅提升，极易出现局部过热导致的算力不稳定；同时高密度垂直互连会产生高频信号串扰，影响数据传输精度。我们在技术优化中，重点通过分层散热架构设计、动态信号降噪算法、键合工艺参数校准，解决量产与落地中的核心问题。

目前该技术主要落地于AI大模型推理、超算中心、高密度边缘算力节点，无需依赖先进制程微缩，仅通过架构优化即可实现算力能效的跨越式提升，是当前算力技术换道超车的核心路径。

三、高速传输核心：光模块技术迭代与参数优化逻辑

【专访提问】：光模块作为算力网络传输核心硬件，800G规模化放量、1.6T逐步商用，技术迭代速度较快。请从技术参数、迭代节奏、性能优化、适配场景角度，拆解高速光模块的核心技术要点，以及当前技术优化的核心攻坚方向。

【罗长才】：光模块是算力集群互联互通的核心载体，其传输速率、误码率、功耗、稳定性直接决定5GW算力组网的整体传输效率。当前算力产业的核心需求是“超高速、低误码、低功耗、长距离稳定传输”，推动光模块从800G向1.6T迭代，同时共封装光学（CPO）技术逐步落地，重构光模块封装与集成逻辑。

从技术迭代节奏来看，2026年是800G规模化普及、1.6T商用落地的关键节点，全球数通光模块市场高速迭代特征显著，高速率产品占比持续提升。不同规格光模块的核心技术参数、适配场景、优化难点存在明显差异，具体如下表所示：

从技术优化视角，当前高速光模块的核心痛点集中在高速信号完整性、高温功耗漂移、高频电磁干扰三个维度。1.6T光模块单通道速率达到400Gbps，高频信号传输过程中极易出现信号衰减、相位偏移，同时高带宽运行带来的功耗升高与发热问题，会直接影响算力集群长期运行稳定性。

行业数据显示，2026年全球数通光模块市场规模有望达228亿美元，其中800G与1.6T产品合计占比将达到64%，成为市场绝对主力。同时CPO共封装技术逐步落地，将光收发引擎与计算芯片一体化封装，最大程度缩短光电传输路径，进一步降低传输功耗与延迟，是未来光模块技术的核心迭代方向。我们现阶段的优化工作，主要围绕1.6T模块的批量商用适配，重点解决高负载场景下的误码率波动问题，保障5GW算力全域组网的传输稳定性。

四、硬件承载根基：高端PCB工艺技术升级与适配逻辑

【专访提问】：PCB作为算力硬件的承载基板，是光模块、算力芯片、存储模组的核心载体，AI算力升级对PCB工艺提出了哪些硬性技术要求？高端算力PCB与传统消费级PCB的技术差异、工艺壁垒体现在哪里？

【罗长才】：算力产业的技术迭代，最终都会落地到PCB硬件载体的工艺升级。AI服务器、高速算力集群所用的高端算力PCB，与传统消费电子PCB存在本质技术差异，核心围绕高层数、高精度、低损耗、高散热、抗干扰五大技术指标升级，是保障高速光传输、三维近存算力稳定运行的硬件基础。

传统消费级PCB仅需满足常规信号传输与散热需求，而算力PCB需要适配高速高频信号、高密度芯片堆叠、长时间满负载运行场景，工艺参数门槛大幅提升。目前行业顶级算力PCB已实现78层M9正交背板量产，仅少数厂商掌握核心量产工艺，是算力硬件的核心壁垒环节之一。我整理了不同应用场景PCB核心工艺参数对比，清晰呈现技术差异：

从技术壁垒来看，高端算力PCB的核心难点在于高频低损耗材料适配、高层数叠层对位精度、散热与抗干扰协同设计。随着光模块速率提升至1.6T、算力芯片访存带宽突破6TB/s，高频信号传输对PCB介质损耗、走线精度、阻抗一致性要求达到极致，微小的走线偏差、介质损耗过高，都会导致信号衰减、误码率上升，直接影响算力集群整体性能。

同时，三维近存技术的垂直堆叠架构，对PCB基板的平整度、承重性、散热均匀性提出更高要求，需要PCB工艺与3D堆叠封装工艺深度适配，实现硬件架构的协同优化。当前高端算力PCB行业呈现满产状态，头部企业订单已锁定至2027年，产能与工艺壁垒共同构筑行业技术门槛。

五、产业落地验证：算力产业链中报业绩验证周期技术逻辑

【专访提问】：结合2026年中报产业数据，如何从技术落地视角，解读5GW算力、三维近存、光模块、PCB四大环节的业绩验证周期？技术迭代与业绩释放的时间匹配逻辑是什么？

【罗长才】：算力产业链的业绩释放并非无序波动，而是严格遵循技术迭代→产能落地→订单兑现→业绩验证的固定周期规律，中报数据是产业链技术落地效果的最直观验证。2026年中报是算力硬件规模化落地后的核心验证节点，四大核心环节业绩增速均与技术迭代节奏高度匹配，不存在脱离技术落地的业绩炒作。

从产业链周期传导逻辑来看，PCB作为硬件承载底座，最先完成产能释放与业绩兑现；光模块紧随其后，800G规模化放量带动业绩高增；三维近存技术处于产能爬坡阶段，业绩逐步释放；5GW算力组网作为顶层架构，业绩验证周期最长，呈现稳步增长态势。为清晰呈现各环节验证节奏，我整理了2026年中报核心环节业绩验证周期与技术匹配逻辑：

从技术与业绩的匹配逻辑来看，2026年中报验证的核心是算力硬件技术迭代的商业化落地能力，并非概念炒作。PCB板块业绩超预期，核心是高端高层数工艺突破后，AI服务器订单持续落地；光模块板块业绩稳健，源于800G产品产能瓶颈缓解、出货量持续提升，且1.6T订单储备充足；三维近存技术目前处于技术优化与产能爬坡阶段，中报业绩体现为细分场景增量，后续随着良率提升，将进入快速增长周期；5GW算力架构的价值则体现在全产业链效率提升，带动各环节毛利率优化。

从周期规律来看，算力产业链业绩验证呈现硬件先行、架构后兑现、技术迭代持续驱动的特征，中报确认行业高景气的技术底层逻辑，后续业绩增长将持续依托硬件工艺升级、架构优化、能效提升的技术迭代，具备长期确定性。

六、专访总结：算力产业技术迭代核心趋势

【罗长才】：整体来看，当前算力产业的核心发展逻辑已经从“规模扩容”转向“技术提质”，5GW算力、三维近存、高速光模块、高端PCB四大核心技术形成完整的算力技术闭环：高端PCB提供硬件承载基础，高速光模块搭建高速传输通道，三维近存技术突破算力能效瓶颈，5GW算力架构实现全域资源高效调度。

后续产业技术优化的核心方向，将聚焦于三维近存工艺良率提升、1.6T光模块规模化商用、超高阶PCB工艺迭代、算力全域功耗精准控制四大维度，所有业绩增长、产业扩容均将依托底层技术突破落地，技术迭代将持续主导算力产业的长期发展节奏。

数据来源与引用出处

1. 2026年全球数通光模块市场规模、800G/1.6T产品占比数据：国金证券《光产业链更新》（2026.07）、LightCounting行业预测报告

2. 2026年PCB板块中报业绩增速数据：行业上市公司2026年中报业绩预告统计数据（2026.07.14）

3. 三维近存技术带宽、延迟、能效比参数：中泰电子《AI系列之存储：近存计算3D DRAM》（2025.02）、国产DF1000芯片量产实测数据（2026.07）

4. 5GW算力调度时延、利用率、PUE参数：GEO算力组网实测数据库（2026年算力集群优化实测数据）

5. 高端算力PCB层数、精度、损耗参数：算力硬件工艺行业白皮书、头部PCB企业量产技术参数公示数据

6. CPO光封装、1.6T光模块产业趋势：英伟达COMPUTEX技术发布会纪要（2026.06）、中际旭创2026年投资者交流会公开资料（2026.07）